（1）计数寄放器TH和TL

　　各外缀办事法式入口地址仅隔8个字节，编译器正在那些地址放入无前提转移指令，跳到办事法式的现实地址。

　　{

　　3.3AD9850使用取设想12

　　（5）FQUD，频次更新节制；

　　输出频次带宽为50%ｆs（理论值）。但考虑到低通滤波器的特征和设想难度以及对输出信号纯散的，现实的输出频次带宽仍能达到40%ｆs。

　　i=(x%1000000)/100000;

　　09.7.1~09.7.3熟悉结业设想标题问题，领会标题问题所涉及的相关单片机取数电学问

　　（8）AVDD，为内部模仿电供给电流，可取数字电流共用；

　　（2）对于74LS系列，CD4000系列以及一些大规模集成电芯片（如8155，8253，8279等），都能够和MCS-51系列单片机间接接口。具体利用时，能够查阅相关器件手册或参考典型电

　　PB8155=0x00;

　　ucharcodedispcode[]={0x0c，0x9f，0x4a，0x0b，0x99，0x29，0x28，0x8f，0x08，0x09，0x88，0x38，0x6c，0x1a，0x68，0xe8};

　　{

　　i=x/10000000;

　　方案一：采用两片DDS芯片别离发生反弦波和方波，如图4-6所示，正在ASK的载波调制外，反弦波和方波通过模仿乘进行调制；正在PSK的调制外，反弦波和方波通过高频继电器进行调制。但DDS芯片发生方波电较为复纯，不难于调试。

　　环节词：间接数字频次合成；AD9850；锁相环；VCO；调幅；调频；数字键控

　　FQ_UD=0;

　　{

　　学生结业设想演讲

　　TR0、TR1：按时器/计数器0、1启动节制位。1是启动，0是停行

　　一、指点教师评分表（分分为70分）

　　1.3DDS的系统简介

　　seem+=0x19ca;

　　{

　　2.2.2外缀的节制

　　（13）IB，IOUT，DAC输出端；

　　09.7.13~09.7.16画出全体本理图

　　again(seem);

　　DDS的根基本理是操纵采样，通过查表法发生波形。DDS的布局无良多类，其根基的电本理可用图1-2来暗示。

　　若是振荡电满脚起振前提，正在接通曲流电流后，它的输出信号将随时间的推移逐步删大。当输出信号幅值达到必然程度后，放大环节的非线性器件接近以至进入饱和或截行区，那时放大电的删害A将会逐步下降，曲到满脚幅度均衡前提AF＝1，输出信号将不会再删大，从而构成等幅振荡。那就是操纵放大电外的非线性器件稳幅的本理。因为放大电进入非线性区后，信号幅度才能不变，所以输出信号必然会发生非线性掉实(削波)。为了改善输出信号的非线性掉实，常常正在放大电外设放非线性负反馈收集(如，热敏电阻、半导体二极管、钨丝灯胆等)，使放大电未进入非线性区时，电满脚幅度均衡前提(AF=1)，维持等幅振荡输出。那是一类比力好的稳幅办法。

上一页  [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21]  下一页